計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口第五版pdf下載 最新更新|軟件分類|軟件專題|手機(jī)版|論壇轉(zhuǎn)貼|軟件發(fā)布

您當(dāng)前所在位置: 首頁應(yīng)用軟件電子閱讀 → 計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口 原書第五版完整版

計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口

原書第五版完整版

計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口下載
  • 軟件大?。?span itemprop="fileSize">124.20 MB
  • 軟件語言:中文
  • 軟件類型:國(guó)產(chǎn)軟件 / 電子閱讀
  • 軟件授權(quán): 免費(fèi)軟件
  • 更新時(shí)間:2019-04-26 08:40:09
  • 軟件等級(jí):4星
  • 軟件廠商: -
  • 應(yīng)用平臺(tái):WinXP, Win7, Win8, Win10
  • 軟件官網(wǎng):

ITMOP本地下載文件大?。?24.20 MB

點(diǎn)贊 好評(píng) 0%(0) 差評(píng) 差評(píng) 0%(0)

軟件介紹人氣軟件精品推薦相關(guān)文章網(wǎng)友評(píng)論下載地址

小編為您推薦: 課件下載

計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口第五版簡(jiǎn)稱計(jì)算機(jī)組成與設(shè)計(jì)第五版,是一本介紹計(jì)算機(jī)體系結(jié)構(gòu)的教材,下面小編給大家?guī)淼氖窃瓡谖灏鎝df文件。有需要的朋友快來IT貓撲網(wǎng)下載吧!

計(jì)算機(jī)組成與設(shè)計(jì)第五版內(nèi)容介紹

計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口第五版是計(jì)算機(jī)組成的經(jīng)典教材,著眼于當(dāng)前計(jì)算機(jī)設(shè)計(jì)中最基本的概念,詳細(xì)展示軟硬件間的關(guān)系,介紹當(dāng)代計(jì)算機(jī)系統(tǒng)發(fā)展多的主流技術(shù)和最新成就。本書以mips處理器為例介紹了計(jì)算機(jī)硬件技術(shù)、匯編語言、計(jì)算機(jī)、流水線以及存儲(chǔ)器層次結(jié)構(gòu)等基本技術(shù)。書中強(qiáng)調(diào)從串行處理到并行處理的最新革新,每章都包含并行硬件和軟件的主題,以軟硬件協(xié)同設(shè)計(jì)發(fā)揮多核性能為終極目標(biāo)。另外,本版與時(shí)俱進(jìn)地使用了比如ARM Cortex A8和Intel Core I7等現(xiàn)代設(shè)計(jì)來說明計(jì)算機(jī)設(shè)計(jì)的基本原理,非常適合作為高等院校計(jì)算機(jī)專業(yè)的教材,并且對(duì)技術(shù)和維修人員也有很好的參考價(jià)值。

作者介紹

David A. Patterson,加州大學(xué)伯克利分校計(jì)算機(jī)科學(xué)系教授,IEEE和ACM會(huì)士,美國(guó)國(guó)家工程院、國(guó)家科學(xué)院和美國(guó)藝術(shù)與科學(xué)院院士,美國(guó)計(jì)算機(jī)歷史博物館院士,并入選硅谷工程名人堂。Patterson曾榮獲加州大學(xué)杰出教學(xué)獎(jiǎng)、ACM Karlstrom獎(jiǎng)、IEEE Mulligan教育獎(jiǎng)?wù)潞捅究粕虒W(xué)獎(jiǎng)。由于對(duì)RISC技術(shù)的貢獻(xiàn),他獲得了IEEE技術(shù)成就獎(jiǎng)和ACM Eckert-Mauchly獎(jiǎng);而在RAID方面的貢獻(xiàn)為他贏得了IEEE Johnson信息存儲(chǔ)獎(jiǎng);他還和Hennessy分享了IEEE John von Neumann獎(jiǎng)?wù)潞虲&C獎(jiǎng)金。Patterson作為美國(guó)總統(tǒng)信息技術(shù)顧問委員會(huì)委員,還曾擔(dān)任計(jì)算機(jī)研究協(xié)會(huì)(CRA)主席和ACM主席。這些杰出的工作使他榮獲了ACM和CRA頒發(fā)的杰出服務(wù)獎(jiǎng)。

John L. Hennessy,斯坦福大學(xué)的第10任校長(zhǎng),從1977年開始在該校電子工程與計(jì)算機(jī)系任教。Hennessy教授是IEEE和ACM會(huì)士,美國(guó)國(guó)家工程院、國(guó)家科學(xué)院和美國(guó)哲學(xué)院院士,美國(guó)藝術(shù)與科學(xué)院院士。他獲得過眾多獎(jiǎng)項(xiàng),包括:2001年Eckert-Mauchly獎(jiǎng),以表彰他對(duì)RISC技術(shù)的貢獻(xiàn);2001年Seymour Cray計(jì)算機(jī)工程獎(jiǎng);2000年與Patterson共同獲得IEEE John von Neumann獎(jiǎng)?wù)隆K€擁有7個(gè)榮譽(yù)博士學(xué)位。1981年,Hennessy在斯坦福大學(xué)開始MIPS研究項(xiàng)目,1984年參與創(chuàng)建MIPS計(jì)算機(jī)系統(tǒng)(現(xiàn)在的MIPS技術(shù)公司),開發(fā)了一款商用RISC微處理器。除了技術(shù)活動(dòng)與大學(xué)工作外,他還是多家創(chuàng)業(yè)公司的顧問和投資者。

計(jì)算機(jī)組成與設(shè)計(jì)第五版章節(jié)目錄

出版者的話

本書贊譽(yù)

譯者序

前言

作者簡(jiǎn)介

第1章 計(jì)算機(jī)概要與技術(shù)1

1.1 引言1

1.1.1 計(jì)算應(yīng)用的分類及其特性2

1.1.2 歡迎來到后PC時(shí)代3

1.1.3 你能從本書學(xué)到什么4

1.2 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中的8個(gè)偉大思想6

1.2.1 面向摩爾定律的設(shè)計(jì)6

1.2.2 使用抽象簡(jiǎn)化設(shè)計(jì)6

1.2.3 加速大概率事件6

1.2.4 通過并行提高性能7

1.2.5 通過流水線提高性能7

1.2.6 通過預(yù)測(cè)提高性能7

1.2.7 存儲(chǔ)器層次7

1.2.8 通過冗余提高可靠性7

1.3 程序概念入門7

1.4 硬件概念入門10

1.4.1 顯示器11

1.4.2 觸摸屏12

1.4.3 打開機(jī)箱12

1.4.4 數(shù)據(jù)安全15

1.4.5 與其他計(jì)算機(jī)通信16

1.5 處理器和存儲(chǔ)器制造技術(shù)17

1.6 性能20

1.6.1 性能的定義20

1.6.2 性能的度量22

1.6.3 CPU性能及其因素23

1.6.4 指令的性能24

1.6.5 經(jīng)典的CPU性能公式25

1.7 功耗墻27

1.8 滄海巨變:從單處理器向多處理器轉(zhuǎn)變29

1.9 實(shí)例:Intel Core i7基準(zhǔn)31

1.9.1 SPEC CPU基準(zhǔn)測(cè)試程序31

1.9.2 SPEC功耗基準(zhǔn)測(cè)試程序32

1.10 謬誤與陷阱33

1.11 本章小結(jié)35

1.12 歷史觀點(diǎn)和拓展閱讀36

1.13 練習(xí)題36

第2章 指令:計(jì)算機(jī)的語言40

2.1 引言40

2.2 計(jì)算機(jī)硬件的操作43

2.3 計(jì)算機(jī)硬件的操作數(shù)44

2.3.1 存儲(chǔ)器操作數(shù)45

2.3.2 常數(shù)或立即數(shù)操作數(shù)47

2.4 有符號(hào)數(shù)和無符號(hào)數(shù)48

2.5 計(jì)算機(jī)中指令的表示53

2.6 邏輯操作58

2.7 決策指令60

2.7.1 循環(huán)61

2.7.2 case/switch語句63

2.8 計(jì)算機(jī)硬件對(duì)過程的支持64

2.8.1 使用更多的寄存器66

2.8.2 嵌套過程67

2.8.3 在棧中為新數(shù)據(jù)分配空間69

2.8.4 在堆中為新數(shù)據(jù)分配空間70

2.9 人機(jī)交互72

2.10 MIPS中32位立即數(shù)和尋址75

2.10.1 32位立即數(shù)75

2.10.2 分支和跳轉(zhuǎn)中的尋址76

2.10.3 MIPS尋址模式總結(jié)78

2.10.4 機(jī)器語言解碼79

2.11 并行與指令:同步81

2.12 翻譯并執(zhí)行程序83

2.12.1 編譯器83

2.12.2 匯編器84

2.12.3 鏈接器85

2.12.4 加載器87

2.12.5 動(dòng)態(tài)鏈接庫87

2.12.6 啟動(dòng)一個(gè)Java程序89

2.13 以一個(gè)C排序程序作為完整的例子90

2.13.1 swap過程90

2.13.2 sort過程91

2.14 數(shù)組與指針96

2.14.1 用數(shù)組實(shí)現(xiàn)clear96

2.14.2 用指針實(shí)現(xiàn)clear97

2.14.3 比較兩個(gè)版本的clear97

2.15 高級(jí)內(nèi)容:編譯C語言和解釋Java語言98

2.16 實(shí)例:ARMv7(32位)指令集98

2.16.1 尋址模式99

2.16.2 比較和條件分支100

2.16.3 ARM的特色100

2.17 實(shí)例:x86指令集102

2.17.1 Intel x86的改進(jìn)102

2.17.2 x86寄存器和數(shù)據(jù)尋址模式103

2.17.3 x86整數(shù)操作105

2.17.4 x86指令編碼107

2.17.5 x86總結(jié)108

2.18 實(shí)例:ARMv8(64位)指令集108

2.19 謬誤與陷阱109

2.20 本章小結(jié)110

2.21 歷史觀點(diǎn)和拓展閱讀111

2.22 練習(xí)題112

第3章 計(jì)算機(jī)的算術(shù)運(yùn)算117

3.1 引言117

3.2 加法和減法117

3.3 乘法121

3.3.1 順序的乘法算法和硬件121

3.3.2 有符號(hào)乘法124

3.3.3 更快速的乘法124

3.3.4 MIPS中的乘法124

3.3.5 小結(jié)125

3.4 除法125

3.4.1 除法算法及其硬件結(jié)構(gòu)125

3.4.2 有符號(hào)除法128

3.4.3 更快速的除法128

3.4.4 MIPS中的除法129

3.4.5 小結(jié)129

3.5 浮點(diǎn)運(yùn)算130

3.5.1 浮點(diǎn)表示131

3.5.2 浮點(diǎn)加法135

3.5.3 浮點(diǎn)乘法138

3.5.4 MIPS中的浮點(diǎn)指令139

3.5.5 算術(shù)精確性145

3.5.6 小結(jié)146

3.6 并行性和計(jì)算機(jī)算術(shù):子字并行148

3.7 實(shí)例:x86中流處理SIMD擴(kuò)展和高級(jí)向量擴(kuò)展149

3.8 加速:子字并行和矩陣乘法150

3.9 謬誤與陷阱153

3.10 本章小結(jié)155

3.11 歷史觀點(diǎn)和拓展閱讀158

3.12 練習(xí)題159

第4章 處理器162

4.1 引言162

4.2 邏輯設(shè)計(jì)的一般方法165

4.3 建立數(shù)據(jù)通路167

4.4 一個(gè)簡(jiǎn)單的實(shí)現(xiàn)機(jī)制173

4.4.1 ALU控制173

4.4.2 主控制單元的設(shè)計(jì)175

4.4.3 為什么不使用單周期實(shí)現(xiàn)方式181

4.5 流水線概述182

4.5.1 面向流水線的指令集設(shè)計(jì)186

4.5.2 流水線冒險(xiǎn)186

4.5.3 對(duì)流水線概述的小結(jié)191

4.6 流水線數(shù)據(jù)通路及其控制192

4.6.1 圖形化表示的流水線200

4.6.2 流水線控制203

4.7 數(shù)據(jù)冒險(xiǎn):旁路與阻塞206

4.8 控制冒險(xiǎn)214

4.8.1 假定分支不發(fā)生215

4.8.2 縮短分支的延遲215

4.8.3 動(dòng)態(tài)分支預(yù)測(cè)216

4.8.4 流水線小結(jié)220

4.9 異常221

4.9.1 MIPS體系結(jié)構(gòu)中的異常處理221

4.9.2 在流水線實(shí)現(xiàn)中的異常222

4.10 指令級(jí)并行226

4.10.1 推測(cè)的概念227

4.10.2 靜態(tài)多發(fā)射處理器227

4.10.3 動(dòng)態(tài)多發(fā)射處理器231

4.10.4 能耗效率與高級(jí)流水線233

4.11 實(shí)例:ARM Cortex-A8和Intel Core i7流水線234

4.11.1 ARM Cortex-A8235

4.11.2 Intel Core i7 920236

4.11.3 Intel Core i7 920的性能238

4.12 運(yùn)行更快:指令級(jí)并行和矩陣乘法240

4.13 高級(jí)主題:通過硬件設(shè)計(jì)語言描述和建模流水線來介紹數(shù)字設(shè)計(jì)以及更多流水線示例242

4.14 謬誤與陷阱242

4.15 本章小結(jié)243

4.16 歷史觀點(diǎn)和拓展閱讀243

4.17 練習(xí)題243

第5章 大容量和高速度:開發(fā)存儲(chǔ)器層次結(jié)構(gòu)252

5.1 引言252

5.2 存儲(chǔ)器技術(shù)255

5.2.1 SRAM技術(shù)256

5.2.2 DRAM技術(shù)256

5.2.3 閃存258

5.2.4 磁盤存儲(chǔ)器258

5.3 cache的基本原理259

5.3.1 cache訪問261

5.3.2 cache缺失處理265

5.3.3 寫操作處理266

5.3.4 一個(gè)cache的例子:內(nèi)置FastMATH處理器267

5.3.5 小結(jié)269

5.4 cache性能的評(píng)估和改進(jìn)270

5.4.1 通過更靈活地放置塊來減少cache缺失272

5.4.2 在cache中查找一個(gè)塊275

5.4.3 替換塊的選擇276

5.4.4 使用多級(jí)cache結(jié)構(gòu)減少缺失代價(jià)277

5.4.5 通過分塊進(jìn)行軟件優(yōu)化280

5.4.6 小結(jié)283

5.5 可信存儲(chǔ)器層次283

5.5.1 失效的定義283

5.5.2 糾正一位錯(cuò)、檢測(cè)兩位錯(cuò)的漢明編碼(SEC/DED)284

5.6 虛擬機(jī)287

5.6.1 虛擬機(jī)監(jiān)視器的必備條件289

5.6.2 指令集系統(tǒng)結(jié)構(gòu)(缺乏)對(duì)虛擬機(jī)的支持289

5.6.3 保護(hù)和指令集系統(tǒng)結(jié)構(gòu)289

5.7 虛擬存儲(chǔ)器290

5.7.1 頁的存放和查找293

5.7.2 缺頁故障294

5.7.3 關(guān)于寫297

5.7.4 加快地址轉(zhuǎn)換:TLB297

5.7.5 集成虛擬存儲(chǔ)器、TLB和cache 300

5.7.6 虛擬存儲(chǔ)器中的保護(hù)302

5.7.7 處理TLB缺失和缺頁303

5.7.8 小結(jié)307

5.8 存儲(chǔ)器層次結(jié)構(gòu)的一般框架309

5.8.1 問題1:一個(gè)塊可以被放在何處309

5.8.2 問題2:如何找到一個(gè)塊310

5.8.3 問題3:當(dāng)cache缺失時(shí)替換哪一塊311

5.8.4 問題4:寫操作如何處理311

5.8.5 3C:一種理解存儲(chǔ)器層次結(jié)構(gòu)行為的直觀模型312

5.9 使用有限狀態(tài)機(jī)來控制簡(jiǎn)單的cache314

5.9.1 一個(gè)簡(jiǎn)單的cache314

5.9.2 有限狀態(tài)機(jī)315

5.9.3 一個(gè)簡(jiǎn)單的cache控制器的有限狀態(tài)機(jī)316

5.10 并行與存儲(chǔ)器層次結(jié)構(gòu):cache一致性317

5.10.1 實(shí)現(xiàn)一致性的基本方案318

5.10.2 監(jiān)聽協(xié)議319

5.11 并行與存儲(chǔ)器層次結(jié)構(gòu):冗余廉價(jià)磁盤陣列320

5.12 高級(jí)內(nèi)容:實(shí)現(xiàn)cache控制器320

5.13 實(shí)例:ARM Cortex-A8和Intel Core i7的存儲(chǔ)器層次結(jié)構(gòu)320

5.14 運(yùn)行更快:cache分塊和矩陣乘法324

5.15 謬誤和陷阱326

5.16 本章小結(jié)329

5.17 歷史觀點(diǎn)和拓展閱讀329

5.18 練習(xí)題329

第6章 從客戶端到云的并行處理器340

6.1 引言340

6.2 創(chuàng)建并行處理程序的難點(diǎn)342

6.3 SISD、MIMD、SIMD、SPMD和向量機(jī)345

6.3.1 在x86中的SIMD:多媒體擴(kuò)展346

6.3.2 向量機(jī)346

6.3.3 向量與標(biāo)量的對(duì)比347

6.3.4 向量與多媒體擴(kuò)展的對(duì)比348

6.4 硬件多線程350

6.5 多核和其他共享內(nèi)存多處理器352

6.6 圖形處理單元簡(jiǎn)介355

6.6.1 NVIDIA GPU體系結(jié)構(gòu)簡(jiǎn)介356

6.6.2 NVIDIA GPU存儲(chǔ)結(jié)構(gòu)357

6.6.3 GPU展望358

6.7 集群、倉儲(chǔ)級(jí)計(jì)算機(jī)和其他消息傳遞多處理器360

6.8 多處理器網(wǎng)絡(luò)拓?fù)浜?jiǎn)介363

6.9 與外界通信:集群網(wǎng)絡(luò)366

6.10 多處理器測(cè)試集程序和性能模型366

6.10.1 性能模型368

6.10.2 Roofline模型369

6.10.3 兩代Opteron的比較370

6.11 實(shí)例:評(píng)測(cè)Intel Core i7 960和NVIDIA Tesla GPU的Roofline模型373

6.12 運(yùn)行更快:多處理器和矩陣乘法376

6.13 謬誤與陷阱378

6.14 本章小結(jié)379

6.15 歷史觀點(diǎn)和拓展閱讀381

6.16 練習(xí)題382

附錄A 匯編器、鏈接器和SPIM仿真器389

附錄B 邏輯設(shè)計(jì)基礎(chǔ)437

索引494

使用說明

1、下載并解壓,得出pdf文件

2、如果打不開本文件,請(qǐng)務(wù)必下載pdf閱讀器

3、安裝后,在打開解壓得出的pdf文件

4、雙擊進(jìn)行閱讀

更多>> 軟件截圖

推薦應(yīng)用

其他版本下載

    精品推薦

    相關(guān)文章

    下載地址

    • 計(jì)算機(jī)組成與設(shè)計(jì)硬件軟件接口 原書第五版完整版

    查看所有評(píng)論>> 網(wǎng)友評(píng)論

    發(fā)表評(píng)論

    (您的評(píng)論需要經(jīng)過審核才能顯示) 網(wǎng)友粉絲QQ群號(hào):374962675

    查看所有 0條 評(píng)論>>

    更多>> 猜你喜歡